Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center icon

Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center



НазваниеРазработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center
Дата конвертации01.08.2012
Размер87,32 Kb.
ТипРеферат
Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center


The abstract The diploma text contens: pages – pictures – additions – Key words: testing, model, synchronizing device, demultiplexer,register, counter, gate, D-flip, T-flip. The aim of this work is developing program testing method for digitaldevices. The draughts of the structural electrical schemes of demultiplexer,counter, register and synchronizing device are the add of this work. Реферат Пояснительная записка содержит: страниц – рисунков – приложений – Ключевые слова: тестирование, модель, синхронизирующее устройство,демультиплексер, регистр, счетчик, вентиль, D-триггер,T-триггер. Целью данной работы является разработка методики программноготестирования цифровых устройств. Прилагаются: чертежи структурных электрических схем демультиплексера,вычитающего счетчика, регистра, синхронизирующего устройства. 1 Введение В настоящее время промышленностью выпускаются интегральные схемысложные по своей структуре и функциональному предназначению. В сязи с этимвозникает проблема контроля выхода годных интегральных схем и выявленияпричин возникающих неполадок. Затраты на тестирование сложных интегральных схем с привлечениемконтрольно-измерительной аппаратуры может во много раз превышать стоимостьсамой интегральной схемы из-за длительности процесса тестирования исложности его реализации. Тестирование на модели разрабатываемой интегральной схемы существенноудешевляет процесс тестирования и сокращает время его осуществления. На основе проекта интегральных схем, разработанного на этапахлогического и топологического проектирования, создаются реальные их образцы. Каждый образец должен затем пройти функциональный контроль,устанавливающий правильность его работы. В общем случае при тестировании на математической модели илиреальном образце обнаруживаются неисправности интегральной схемы путеманализа состояний ее выхода на определенных наборах входных сигналов.Успешное решение задачи тестирования нтегральной схемы на всех стадияхпроектирования и изготовления определяет в конечном итоге ее важнейшиехарактеристики, такие, как бездефектность проектирования, надежность иустойчивость работы, стоимость образцов и другие. Различают два вида тестирования интегральных схем:а) функциональное тестирование, осуществляемое на всех этапах разработкилогической схемы; б) функциональный контроль правильности работы образцовинтегральных схем после их изготовления. 2 Возможности PSpice как среды моделирования и тестирования цифровых устройств Программа PSpice составляет основу системы Design Center, поэтомурассмотрим ее возможности подробнее. Программа PSpice позволяет проводить следующие виды анализа: - расчет режима цепи по постоянному току (проводится вначалемоделирования перед выполднением других видов анализа без указанияспециальных деректив; - многовариантный расчет режима по постоянному току (.DС); - многовариантный параметричный анализ (.STEP); - расчет малосигнальных чувствительностей в режиме по постоянномутоку (.SENS); - расчет малосигнальных передаточных функций в режиме попостоянному току (.TF); - расчет частотных характеристик линеаризованной цепи (.AC); - расчет спектральной плотности внутреннего шума (.NOISE); - расчет переходных процессов при воздействии сигналов различнойформы (.TRAN); - спектральный анализ (разложение в ряд Фурье результатов расчетапереходного процесса) (.FOUR); - статистический расчет по методу Монте-Карло (.MC); - расчет на наихудший случай (расчет чувствительности схемы привыбранном виде анализа (.DC, .AC, .TRAN) к параметрам моделей элементов иоснованный на этом анализе расчет наихудшего случая по заданному критерию)(.WCASE). 3 Тестирование цифровых устройств на примере синхронизирующего устройства 3.1 Описание и принцип действия тестируемого устройства Рассматриваемое синхронизирующее устройство должно под действиемкомбинации входных сигналов обеспечивать работу в трех режимах: - режим линии задержки цифровых сигналов; - режим формирования пачек импульсов цифровых сигналов; - режим делителя частоты цифровых сигналов. Число, указывающее количество импульсов, на которое необходимозадержать сигнал, количество импульсов в пачке и число, на котороенеобходимо разделить частоту сигнала, указывается на входесинхронизирующего устройства. Для создания модели всего устройства и тестирования его работы,необходимо создать модели функциональных узлов моделируемого устройства. Моделируемое синхронизирующее устройство можно разбить на четырефунциональных модуля:а) управляющая схема. Основная задача этого модуля – подача синхроимпульсана один из функциональных модулей для обеспечения заданного режима работы.б) линия задержки. Основная задача линии задержки – задержка сигнала начисло импульсов определяемое управляющей схемой.в) формирователь пачек импульсов. Основная задача – формирование пачкиимпульсов число которых задается управляющей схемой.г) делитель частоты. Основная задача делителя частоты – формированиесигнала частота которого меньше входного в заданное управляющей схемойчисло раз. Таким образом, моделируемое устройство полностью состоит из цифровыхкомпонентов. Это в некоторой степени упрощает создание и тестированиемоделей. Необходимо создать программные модели устройств, протестировать каждуюмодель, а затем, при положительных результатах тестирований, произвеститестирование всего устройства в целом. При программном тестированиисозданных моделей необходимо учитывать возможности используемойвычислительной техники (например при задании шага сигнала). Для демонстрации преимуществ метода программного тестированияцифровых устройств, можно протестировать синхронизирующее устройство всоставе только управляющей схемы и формирователя пачек импульсов. 3.2 Моделирование цифровых компонентов 3.2.1 Общие сведения Моделирование может осуществляться с помощью библиотек логическихпримитивов созданных самим разработчиком или с помощью библиотек встроенныхв программу PSpice. Рассмотрим первый способ. Любое цифровое устройство разрабатывается на основе элементной базы.Элементная база выбирается из требований к электрическим параметрамустройства. В данной работе в качестве примера выбрана элементная база наоснове КМОП-лигики. Рассматриваемая в данной работе цифровая схемапредставляет собой синхронизирующее устройство, логический базис которогореализован на КМОП-логики.В настоящее время широкое применение КМОП-схем обусловлено их минимальнымэнергопотреблением, повышенной помехоустойчивостью, воз- OUTLD - выходная емкость в фарадах (по умолчанию 0); DRVH - выходное сопротивление высокого уровня в омах (по умолчанию 50 Oм); DRVL - выходное сопротивление низкого уровня в омах (по умолчанию 50 Ом); Так как в данной работе необходимо протестировать только правильностьработы моделируемого устройства,без контроля параметров его элемнетной базыиз которой он составлен, то необходимо выбрать второй способ моделирования. 3.2.2 Модели источников логических сигналов При моделировании цифровых устройств используются модели постоянныхисточников логических сигналов и модели генераторов входных логическихсигналов. Модель источника постоянного логического сигнала описывается следующимобразом: U<имя> <тип источника>(<число выходов>) +<<узел питания+> <узел питания->> <узлы выходов> +<модель входа/выхода> Для моделей цифровых устройств с определенной элементной базой узлыпитания могут описываться определенными операторами в теле моделиисточника. Для моделей с элементной базой на КМОП-логике узлы питанияописываются следующим образом: - узел питания “+” – $ g_cd4000_vdd; - узел питания “-“ – $ g_cd4000_vss; Модель генератора входных логических сигналов описывается следующимобразом: В цифровом синхронизирующем устройстве, рассматриваемом в даннойработе, используются только вентили с двумя состояниями. Рассмотрим моделииспользуемых в работе вентилей. Модель с двумя состояниями имеет следующий вид: U<имя модели> <тип вентиля> [(параметры)] +<узел питания +> <узел питания -> +<узлы входов> <узлы выходов> +<модель динамики> <модель входа/выхода>. Форма описания модели динамики: .model <имя модели> ugate[(параметры модели)].В системе Design Center вентили представлены в двух видах: одиночныевентили и сборки(массивы) вентилей.Одиночный вентиль имеет один илинесколько входов и один выход.Сборки вентилей состоят из одного или болееодинаковых вентилей.Использование сборок позволяет работать непосредственносо стандартными элементами интегральных схем, имеющими часто в одномкорпусе несколько вентилей. В соответствии с рисунком Б.1 приложения Б в данной работеиспользуются следующие модели вентилей: INV- инвертор; INVа- сборка инверторов; AND - вентиль “И”; ANDа- сборка вентилей “И”; NAND - вентиль “И-НЕ”; NANDA- сборка вентилей “И-НЕ”; OR- вентиль “ИЛИ”; NOR - вентиль “ИЛИ-НЕ”; NORа- сборка вентилей “ИЛИ-НЕ ”;.model source uio(drvh=50 drvl=50).probe.tran 10ns 400ns.end Результат тестирования регистра приведен в приложении В. Электрическая структурная схема регистра RG1 приведена в комплектечертежей. Регистр является регистром с паралельным приемом и выдачей информации.Изменение хранящейся информации происходит после изменения сигналов навходах 01 и 02. 3.2.6 Формирование модели управляющей схемы, входящей в состав цифрового синхронизирующего устройства. Тестирование модели управляющей схемы Рассмотренные ранее модели цифровых устройств комбинационного ипоследовательностного типа позволяют построить модель одного изфункциональных узлов тестируемого в данной работе синхронизирующегоустройства и протестировать его функционирование. Функционируемой итестируемой на данном этапе моделью функционального узла являетсяуправляющая схема. Ее задачей является перенос синхронизирующего сигнала совхода 06 на один из выходов демультиплексера, при соответствующих сигналахна входах 01 и 02 регистра RG1 и запись двоичного числа в счетчик СТ1.Последнее необходимо для задания числа импульсов на выходе формирователяпачек импульсов. Ниже приведена модель управляющей схемы и результат ее тестирования:u1 inva(2) up um 09 10 out1a out2a delay1 in_out u2 anda(3,3) up um 10 03 out1a 09 out2a 03 03 09 10 4 5 +6 delay1 in_out .model delay1 ugateu3 dff(2) up um 04 05 03 01 02 07 08 09 10 delay sourceUgnr1 STIM (1,1)+ up um+03+ source TIMESTEP = 10.00000E-9 IO_LEVEL=0+ 0.000000C 0 + LABEL = again+ 1.000000C 1+ 2.000000C 0+ 3.000000C GOTO again -1 TIMESuconst1 pullup(2) $g_cd4000_vdd $g_cd4000_vss 04 01 in_outuconst0 pulldn(1) $g_cd4000_vdd $g_cd4000_vss 02 in_outur STIM (1,1)+ $G_DPWR $G_DGND 05 source TIMESTEP = 1.000000E-9 IO_LEVEL=0+ 0.000000s 0+ 2.000000E-9s 1* uconst0 pulldn(1) $g_cd4000_vdd $g_cd4000_vss S in_out.model delay ueff.model in_out uio(drvh=1e4 drvl=1e4).options digmntymx=2.model source uio(drvh=50 drvl=50).probe.tran 10ns 400ns.end Результат тестирования управляющей схемы приведен в приложении Г. 3.2.7 Создание модели формирователя пачек импульсов, входящего в состав цифрового синхронизирующего устройства. Тестирование модели формирователя пачек импульсов. Основной задачей формирователя пачек импульсов является форми-рованиесигнала в состав которого входят импульсы, число которых задаетсяуправляющей схемой. В основе формирователя пачек импульсов лежит вычитающий счетчик СТ1,построенный на Т-триггерах. В библиотеке PSpice нет модели Т-триггера, так как данный тип триггераможет быть реализован на основе D-триггера. Данная реализация производитсяпутем соединения инвертирующего выхода D-триггера с его D-входом. Такимобразом получается триггер с одним входом и состояние триггера меняется суровнем сигнала на его входе. Ниже приведена модель Т-триггера:u1 dff(1) up um R S c inv out inv delay sourceUgnr1 STIM (1,1) up um c source TIMESTEP = 10.00000E-9 IO_LEVEL=0+ 0.000000C 0 + LABEL = again+ 1.000000C 1+ 2.000000C 0+ 3.000000C GOTO again -1 TIMESuconst1 pullup(1) $g_cd4000_vdd $g_cd4000_vss S sourceur STIM (1,1) $G_DPWR $G_DGND R sour TIMESTEP = 1.E IO_LEVEL=0+ 0.000000s 0+ 2.000000E-9s 1.model delay ueff.options digmntymx=2.model source uio(drvh=50 drvl=50).probe.tran 10ns 400ns.end Результат тестирования Т-триггера приведен в приложении Г..model dinamics ueff.model dinam ugate.tran 10ns 400ns.probe.endРезультат тестирования работы формирователя пачек импульсов приведен вприложениии Д. 3.2.8 Объединение моделей функциональных узлов и тестирование работы всей модели синхронизирующего устройства Тестирование всей модели синхронизирующего устройства можноосуществить двумя способами. Первый способ заключается в непосредственном соединении всехразработанных моделей, входящих в устройство и представить модельустройства ввиде одной программы. Второй способ заключается в создании библиотечных файлов такихлогических элементов, как регистр, демультиплексер и счетчик. Присоставлении модели, в теле основной программы необходимо вставить операторывызывающие нужные библиотечные файлы. Первый способ необходим при создании и тестировании моделей несложныхустройств, в которых модели различных логических элементов используются нечаще одного раза. Второй способ позволяет избежать громоздких описаний моделей сложныхустройств, в которые входит большое количество одинаковых элементов. В данной работе удобнее использовать первый способ. Программная модель синхронизирующего устройства приведена ниже.Приложение Б Виды используемых в работе вентилей и тестирование работы демультиплексера INV AND NAND OR NOR Рисунок Б.1 – Стандартные вентили используемые в данной работе [pic] Рисунок Б.2 – Результат тестирования модели демультиплексера Приложение В Результат тестирования регистра и пример триггеров с динамическим управлением JKFF DFF а) б) а – JK - триггер; б – D - триггер; Рисунок В.1 – Триггеры с динамическим управлением. [pic] Рисунок В.2 – Тестирование работы регистра. Приложение Г Результаты тестирования управляющей схемы и Т-триггера [pic] Рисунок Г.1 – Тестирование управляющей схемы.[pic] Рисунок Г.2 – Тестирование Т-триггера. Приложение Д Результат тестирования формирователя пачек импульсов и всего синхронизирующего устройства [pic] Рисунок Д.1 – Тестирование формирователя пачек импульсов. [pic] Рисунок Д.2 – Результат тестирования синхронизирующего устройства. Министерство общего и профессионального образования Российской Федерации Новгородский государственный университет имени Ярослава Мудрого _________________________________________________________________________ Кафедра физики твёрдого тела и микроэлектроники| УТВЕРЖДАЮ || Зав. кафедрой ||ФТТМ ||_________ Б.И.Селезнёв ||“_____” __________1999 г.| Задание на выпускную работу на получение академической степени бакалавра техники и технологий Студенту группы 5031 Хаимову Даниилу Исхаковичу 1. Тема работы: Разработка методики программного тестирования цифровыхустройств с помощью программного пакета Design Center (утверждена на заседании кафедры "_____" __________ 1999 г.)2 Срок сдачи законченной работы: 22.06.99 г.3 Исходные данные к работе:4 Содержание пояснительной записки (перечень подлежащих разработкевопросов):5 Перечень графического материала:6 Прочие условия:7 Консультанты по работе (с указанием относящихся к ним разделовработы): Сапожников А.А. (норм контроль)| Задание выдал (руководитель) | Задание принял к || |исполнению || Д. т. н., профессор | студент || |группы 5031 ||__________ Селезнёв Б.И. |__________ Хаимов Д.И. ||"_____" __________ 1999 г. |"_____" __________ 1999 г. | Новгород Великий 1999-----------------------&&111S TJKCRS TDCRS TDCRS TJKCR




Нажми чтобы узнать.

Похожие:

Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center iconАлексашенкова Даниила Владиславовича на тему: «Автоматизированное тестирование как контроль качества программного продукта» в диплом
В дипломной работе рассматривается одна из актуальных проблем – автоматизация тестирования программного обеспечения. Дано обоснование...
Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center iconРазработка архитектуры программного модуля проверки геометрических ограничений
Разработка архитектуры является наиболее важным этапом разработки программного модуля. От этого напрямую зависит скорость реализации...
Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center iconИнформация о ходе реализации федерального проекта по обеспечению образовательных учреждений Республики Татарстан стандартным базовым пакетом программного обеспечения в 2007-2009 гг
Проект «Обеспечение лицензионной поддержки стандартного базового пакета программного обеспечения (сбппо) для использования в общеобразовательных...
Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center iconМетоды программного исключения фрагментов дыхания из цифровых фонограмм записи речи Аннотация
Методы программного исключения фрагментов дыхания из цифровых фонограмм записи речи
Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center iconПояснительная записка к дипломному проекту (работе) На тему Разработка программного обеспечения контроллера камер со сверхмалым временем экспозиции Студент Овсиенко Анна Юрьевна
На тему Разработка программного обеспечения контроллера камер со сверхмалым временем экспозиции
Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center iconОценка уровня использования пакета свободного программного обеспечения в общеобразовательных учреждениях субъектов Российской Федерации

Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center iconУчебно-тематический план по программе повышения квалификации «Управление качеством и регламентация бизнес-процессов с помощью программного продукта Business Studio»
«Управление качеством и регламентация бизнес-процессов с помощью программного продукта Business Studio»
Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center iconСредства автоматизированного тестирования как контроль качества программного продукта
Техническое задание: Оценить влияние использования средств автоматизированного тестирования на качество программных продуктов при...
Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center iconПояснительная записка к дипломной работе На тему: «Разработка программного модуля для контроля топологии аналоговых микросхем»
На тему: «Разработка программного модуля для контроля топологии аналоговых микросхем»
Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center iconПояснительная записка к дипломной работе На тему: «Разработка программного модуля для контроля топологии аналоговых микросхем»
На тему: «Разработка программного модуля для контроля топологии аналоговых микросхем»
Разместите кнопку на своём сайте:
Документы


База данных защищена авторским правом ©rushkolnik.ru 2000-2015
При копировании материала обязательно указание активной ссылки открытой для индексации.
обратиться к администрации
Документы